在軟體吞噬世界(Software Is Eating the World)的趨勢下，如何讓硬體追上快速變化的軟體，滿足軟體對運算效能無止境的需求，是每一家處理器廠商都必須面對的課題。具有極高設計彈性，讓開發者能為特定演算法實現硬體加速的現場可編程閘陣列元件(FPGA)，因而成為一項極為關鍵的技術。
然而，利用FPGA來實現應用設計的門檻相對較高，除了需要有對應的軟體工具跟矽智財(IP)支援外，隨著市場需求放大，如何將基於FPGA的設計遷移到在成本、功耗上較有優勢ASIC，也是應用開發者跟產品線主管必須審慎思考的課題。為了替FPGA開發者提供更全面的解決方案，英特爾(Intel)近期針對其結構化ASIC(Structured ASIC)與FPGA的開發板支援套件(BSP)發表更新，一方面拓寬FPGA到ASIC的遷移路徑，另一方面也把更多設計自由度開放給開發者。
英特爾台灣分公司通路業務暨夥伴事業群業務經理林士元表示，5G、AI所帶來的龐大且多元的資料運算需求，除了讓客戶需要效能更高的CPU、GPU之外，有時也需要客製化程度更高、更具靈活度與彈性的運算解決方案。因此，FPGA成為高效能運算市場上，一項極為重要技術。為此，英特爾(Intel)除了在2016年購併Altera，一腳跨入FPGA市場外，後來還在2018年購併了一家結構化ASIC公司eASIC，完成從FPGA、結構化ASIC到ASIC的完整布局。
針對結構化ASIC，日前英特爾發表新一代產品eASIC N5X。該款晶片具備與Intel FPGA相容的處理器硬核，因此FPGA用戶原本為FPGA開發的應用軟體，可以很輕鬆地遷移到eASIC N5X上，至於在客戶客製化的邏輯閘設計方面，eASIC團隊也可協助客戶將原本放在FPGA上的設計遷移到eASIC上，讓客戶不用承擔ASIC等級的一次性工程成本(NRE)，也能享有較接近ASIC的成本、效能及功耗優勢。但相對的，客戶將其設計遷移至eASIC之後，也會失去FPGA原有的彈性優勢，因此也不是每個FPGA用戶都需要將其設計遷移到eASIC。
N5X將採用16奈米製程生產，最高可提供相當於8,000萬個ASIC邏輯閘的容量，並內建頻寬32Gbps的訊號收發器，以及四個Cortex-A53硬核處理器。
至於在BSP方面，英特爾原先提供的加速堆疊(Acceleration Stack)支援套件，是為了加快Intel Xeon處理器與FPGA協同運算系統的應用開發速度，因此在硬體設計的自由度上面有比較多限制。經過一段時間運作後，英特爾認為解禁的時機已經比過去成熟，因此在第二代支援套件Open FPGA Stack(OFS)上，將讓客戶對硬體進行更多客製化。
更具體來說，在第一代套件上，FPGA的Shell(FIM)仍是封閉的，只有更上層的驅動(OPAE)是開放原始碼，允許開發者自行修改，這使得開發者很難對FIM進行客製化，以支援不同的開發板。但OFS將允許開發者對FIM進行客製化修改，以支援各種開發板。這會使FPGA應用的開發變得更有彈性，速度也更快。此外，同樣基於OFS的設計是可以互相移植的，開發者的投資報酬率將因而大幅提高。
不過，林士元也指出，在硬體設計解禁初期，英特爾必然要投入更多資源，去支援開發者實現其客製化設計，故OFS不會立刻開放給所有的FPGA用戶。希望在下一個專案導入OFS的開發者，需與英特爾聯繫，取得參與Early Access計畫的資格。此計畫將於2021年展開。
